一种检查设计时序的方法、装置及电子设备

本申请实施例公开一种设计时序的检查方法、装置及电子设备，涉及芯片设计技术领域，便于高效地处理大规模设计时序检查任务。所述方法包括：获取时序图文本文件；基于预设信号处理规则解析所述时序图文本文件，提取得到时序特征信息；根据所述时序特征信息，自动生成适配通用验证环境的驱动组件和监测组件，所述驱动组件包含信号驱动逻辑，所述监测组件包含时序约束检查逻辑及跨时序图调用逻辑；基于所述驱动组件和监测组件对设计时序执行检查。本申请适用于芯片设计时序验证场景中。