一种可编程门阵列芯片架构

本申请涉及集成电路技术领域。本申请公开了一种可编程门阵列芯片架构。本申请的技术方案，包括排成阵列的BLOCK模块，所述BLOCK模块包括功能模块和互联模块，其特征在于，所述功能模块配置在互联模块的两边接收所述互联模块传输的数据。本申请的技术方案可以减少FPGA芯片一半的互联模块，大大减少了FPGA芯片面积和成本，有效降低了FPGA芯片的功耗，特别是对于大规模集成电路（如亿门级FPGA芯片），节能效果非常可观。采用本申请的互联模块，芯片布线更加灵活，也有利于节约芯片面积。本申请互联电路采用传输门作为选择开关，进一步降低了功耗和电路的复杂性。本申请的技术方案特别适合先进工艺制程的FPGA芯片。