非易失存储器结构、读地址进位方法和介质

本发明公开了一种非易失存储器结构、读地址进位方法和介质，涉及存储器技术领域。该结构包括：系统控制模块，用于根据读命令生成控制信号；地址模块，用于根据控制信号生成地址信号；译码模块，用于根据地址信号生成译码选择信号；锁存模块，用于锁存译码选择信号，地址模块还用于在锁存模块进行锁存动作后，对读命令的读取地址进行进位；高压切换模块，用于根据译码选择信号为目标存储单元切换高电平；模拟模块，用于为高压切换模块提供所需的高电平；存储阵列，用于输出目标存储单元的存储数据；灵敏放大比较器模块，用于对目标存储单元的位线信号进行放大，获得存储数据；接口模块，用于接收并输出存储数据。该结构能够提升芯片的数据吞吐率。