用于降低RERAM器件中非选中晶体管的TDDB的系统及方法

在电阻式随机存取存储器(ReRAM)阵列的传统编程过程中，许多ReRAM单元会承受不必要的应力。这种过应力导致与时间相关电介质击穿(TDDB)可靠性较低。根据本实施例，在被编程单元的位线(BL)上施加负电压，同时在所有未被编程单元的字线(WL)上也施加负电压。通过这种方式，可以采用比现行解决方案更低的WL电压和源极线(SL)电压。因此，非选中单元(尤其是非选中单元的晶体管)所受应力得以降低，从而减少了TDDB。