混合并行时序的Pipelined-SAR ADC

本申请公开了混合并行时序的Pipelined‑SAR ADC，涉及集成电路技术领域，Pipelined‑SAR ADC包括：第一级SAR、环形放大器、第二级SAR、基于反相器的开环放大器和第三级SAR；其中，第一级、第二级、第三级SAR的分辨率分别设定为5bit、4bit和5bit，其中包含2bit冗余；第一级SAR采用底板采样，第二级SAR和第三级SAR采用顶板采样。本申请提出混合并行时序方案，解决了第二级SAR时序紧张的问题，提高了整体Pipelined‑SAR ADC的速度，且提升了环形放大器的鲁棒性。