一种基于FPGA的高频窄带扫频信号生成方法

本发明公开了一种基于FPGA的高频窄带扫频信号生成方法，包括以下步骤：S1、通过多路并行DDS模块合成输出多路高频扫频信号；S2、通过噪声生成模块生成噪声信号，然后将生成的噪声信号传输给多级上采样模块；S3、通过多级上采样模块对噪声信号进行多级上采样，生成单路窄带噪声信号；S4、将S1获得的多路高频扫频信号与S3获得的单路窄带噪声信号通过多路乘法器相乘形成多路并联的高频窄带扫频信号，然后高采样率DAC模块串行读取多路并联的高频窄带扫频信号，最后高采样率DAC模块输出高频窄带扫频信号。本发明克服现有基于FPGA生成高频窄带扫频信号的时钟频率限制、资源消耗过大的问题。