一种FPGA串行载波频偏补偿方法及装置

本申请涉及一种FPGA串行载波频偏补偿方法及装置，通过设定载波频偏搜索步进；通过基于所述载波频偏搜索步进确定至少一待补偿载波频偏；对所述待补偿载波频偏进行量化相位计算，得到待补偿量化相位地址，基于所述待补偿量化相位地址查询量化相位值表，得到串行载波频偏信号，能够将连续相位变化转化为数字电路可直接处理的离散地址，满足高速通信要求；采用所述串行载波频偏信号对伪码数据进行串行混频，可逐符号对数据进行相位补偿，与数据传输时序同步，无需复杂的并行处理逻辑，硬件实现简单，降低了系统设计复杂度，易于FPGA选型及低成本设计，能够解决现有载波频偏补偿方案存在的资源开销大，不利于FPGA实现的问题。