検索に戻る
案件記録
半导体结构及其制造方法、存储系统
発明有効
32請求項 · 3 独立
§ Ⅰ
案件概要
発明者
夏正亮; 周文斌; 李思晢
IPC分類
H10B 43/27 (2023.01)H10B 43/35 (2023.01)H10B 43/40 (2023.01)H10B 43/50 (2023.01)
本申请提供了一种半导体结构及其制造方法、存储系统。该半导体结构包括第一堆叠结构、第二堆叠结构、位线和导电结构。第二堆叠结构沿第一方向位于第一堆叠结构的一侧。位线位于第一堆叠结构与第二堆叠结构之间且沿第二方向延伸。导电结构沿第一方向延伸并与位线连接。第一方向与第二方向相交。
外部リソース