堆叠电容、半导体器件及堆叠电容的制备方法

本申请提供一种堆叠电容、半导体器件及堆叠电容的制备方法。堆叠电容包括基层介电层及位于基层介电层一侧的电容主体，电容主体包括多层导电层及位于导电层之间的间隔介电层。自基层介电层指向电容主体的第一方向上，多层导电层包括依序交替的第一子导电层和第二子导电层。堆叠电容具有沿第二方向排布的第一连接区、导电层叠区及第二连接区。每一第一子导电层位于第一连接区及导电层叠区，每一第二子导电层位于第二连接区和导电层叠区。第一子导电层包括朝向第二连接区的第一侧面，第二子导电层包括朝向第一连接区的第二侧面。电容主体还包括隔离介电层，至少一个第一子导电层的第一侧面和/或至少一个第二子导电层的第二侧面被隔离介电层覆盖。