半导体结构制备方法、半导体器件

本申请涉及一种半导体结构制备方法、半导体器件，包括：提供衬底，衬底包括沿第一方向间隔排列的元件区，以及位于相邻元件区之间的电阻区；于电阻区形成沿背离衬底方向依次排列的介质叠层、保护层以及具有预设高宽比的多晶硅层；于保护层、介质叠层及多晶硅层的侧壁上形成侧墙结构，并采用目标溶液刻蚀并去除电阻区内部分的多晶硅层、保护层，于侧墙结构侧壁，以及介质叠层的顶面上形成第一沟槽；于第一沟槽内，以及元件区内形成金属栅；其中，在执行研磨工艺去除金属栅内多余金属层时，基于保护层与金属层的研磨速率比，电阻区的多晶硅层内形成凹槽，以至暴露保护层的部分顶面。能够避免形成金属栅过程中，对嵌入式电阻的表面造成损伤。