CNIPA.AI
검색으로 돌아가기
기록

一种半导体结构的制作方法、半导体结构及集成电路

발명유효
10청구항 · 3 독립항
§ Ⅰ

개요

발명자

徐华超; 崔立加; 郑威; 王燕

IPC 분류

H10W 20/42 (2026.01)H10W 20/43 (2026.01)

本发明公开了一种半导体结构的制作方法、半导体结构及集成电路,属于半导体技术领域,所述制作方法至少包括以下步骤:蚀刻多层层间介质层,在器件区形成垂直接触孔,在密封环区形成异形接触孔,且异形接触孔的径向尺寸随着深度增加而减小;蚀刻垂直接触孔外围的部分多层层间介质层,在接触孔远离底层金属层的一侧形成沟槽,接触孔靠近底层金属层的一侧形成通孔;同步蚀刻多层层间介质层顶部,使相邻的异形接触孔连通;以及在通孔、沟槽和异形接触孔内沉积导电材料层,通孔和沟槽中的导电材料层形成大马士革结构,异形接触孔内的导电材料层形成密封环。通过本发明提供的一种半导体结构的制作方法,可简化制程并减少缺陷。