具有循环级并行化的高性能代码并行化编译器

提出了一种具有自动并行化代码的静态流水线的用于通用静态多发射CPU设计的系统及其方法。多核和/或多处理器集成电路（2）具有多个处理单元（21）和/或处理流水线（53），它们通过执行并行处理机器代码（32）同时处理针对数据的指令。并行处理多核和/或多处理器集成电路（2）对并行化的处理代码（32）的执行包括延迟时间（26）的发生，其中延迟时间由处理单元（21）在处理完针对数据的处理代码（32）的特定指令块之后将数据传回与接收所述处理单元（21）执行处理代码（32）的连续指令块所需的数据之间的空闲时间给出。并行流水线（53）包括用于执行如下操作的装置：（i）通过提供从作为EX/MEM寄存器的MEM阶段到作为ID/EX‑阶段寄存器的EX阶段的数据转发而进行转发；（ii）通过使Ex‑MEM‑阶段寄存器的结果可被一并行流水线（53）的EX阶段访问来提供流水线之间的结果交换而进行交换；以及（iii）通过基于分支地址计算条件仅对依赖于一条流水线（53）的那些流水线（53）进行刷新来提供控制冲突而实现分支流水线刷新。