用于多处理器和多核集成电路（IC）并行处理最大计算块的设计和制造系统及其方法

提出了一种计算机辅助IC制造系统（0）和方法，用于优化生成多核和/或多处理器集成电路（2）的架构或布局、集成电路（2）性能和集成电路（2）制造良率。多核和/或多处理器集成电路（2）具有多个处理单元（21）和/或处理流水线（53），它们通过执行并行处理机器代码（32）同时处理针对数据的指令。并行处理多核和/或多处理器集成电路（2）对并行化的处理代码（32）的执行包括延迟时间（26）的发生，其中延迟时间由处理单元（21）在处理完针对数据的处理代码（32）的特定指令块之后将数据传回与接收所述处理单元（21）执行处理代码（32）的连续指令块所需的数据之间的空闲时间给出。