单多晶结构的嵌入式闪存元件、其制造方法及利用其的神经形态硬件元件

根据本申请的实施例，提供单多晶结构的嵌入式闪存元件、其制造方法及利用其的神经形态硬件元件。所述嵌入式闪存元件可以包括多个单位存储单元，所述单位存储单元包括：耦合晶体管，包括源极区、漏极区及浮栅极区，所述源极区、漏极区与字线相连接；以及读出晶体管，包括与源极线相连接的源极区以及与位线相连接的漏极区，并与所述耦合晶体管共享所述浮栅极区，所述耦合晶体管和所述读出晶体管可以被构成为gated‑p‑i‑n二极管结构。