碳化硅半导体装置

在p型基区（3）和n型漂移区（2）之间，在比沟槽的底面更深的位置分别选择性地设置有电场缓和用的第一、第二p型区（21、22）和n型电流扩散区（23）。在彼此相邻的沟槽间的第二p型区（22）与n型漂移区（2）之间，以与这些区域接触的方式选择性地设置有n型区（24）。n型电流扩散区（23）选择性地包围彼此相邻的沟槽间的第二p型区（22）的下表面，在俯视时包围n型区（24）的周围。包围有源区的周围的源极环正下方的pn结的内建电压比第二p型区（22）与n型电流扩散区（23）的pn结的内建电压（V）低，且比第二p型区（22）与n型区（24）的pn结的内建电压（V）高。由此，能够提高击穿耐量。