一种芯片的系统内建自测试系统及方法

本发明公开一种芯片的系统内建自测试系统及方法，其包括第一系统内测试模块及第二系统内测试模块，其中第一系统内测试模块在芯片上电启动时，对芯片的CPU区域进行系统内建自测试，第二系统内测试模块在CPU及系统总线初始化完成后，对芯片的CPU以外的区域进行系统内建自测试。该系统及方法通过双架构独立部署、分阶段协同运行的组合测试方案，深度衔接Boot启动时序，构建分级递进的自检链路，实现了全可测模块无盲区覆盖，大幅提升了整体故障覆盖率。