基于信道占用图的射频芯片抗干扰方法及系统

本发明涉及射频集成电路、无线通信传输、时钟同步控制及电磁干扰抑制技术领域，尤其涉及一种基于信道占用图的射频芯片抗干扰方法及系统。该方法通过第一端单向注入状态和第二端单向注入状态校准各功能抽头的功能时钟边沿序列，采集占用峰值在两个以上时钟谐波处的复相量，结合传播常数和反射相位修正确定耦合坐标；再控制差分时钟传输段双端同时注入，调节相位差和幅值比，在耦合坐标处形成合成时钟电流零点，并通过幅相探针维持零点。该方案能够在保持正常时钟输出和通信质量的同时抑制射频芯片内部时钟杂散干扰。