带隙基准电路

本申请提供一种带隙基准电路，所述电路包括：电阻校准单元的第一端与增益电流生成模块的输入端连接；增益电流生成模块的第一输出端与晶体管校准模块的第一输入端连接，增益电流生成模块的第二输出端与晶体管校准模块的第二输入端连接；电阻校准单元用于通过对电阻校准单元中的两个电阻进行电压偏置以校准电阻的制程偏移，并产生标准电流；增益电流生成模块用于基于标准电流生成第一增益电流以及第二增益电流；晶体管校准模块对第一增益电流以及第二增益电流分别放大，并基于放大后的电流以及晶体管校准模块中的晶体管的内部参数对晶体管进行制程校正，以使得晶体管校准模块输出标准参考电压。能够解决制程偏移导致的参考电压的漂移问题。