一种基于三维堆叠芯片分块结构的矩阵乘计算方法

本发明公开了一种基于三维计算芯片与三维高带宽存储器的矩阵乘计算方法。系统包括三维堆叠计算芯片、三维堆叠高带宽存储器（HBM）及中介层（Interposer）。三维堆叠计算芯片由多层计算切片（Slice）通过硅通孔（TSV）垂直互连，并在垂直方向和平面方向上划分为多个三维计算块；三维堆叠高带宽存储器由多层动态随机存取存储器（DRAM）通过TSV垂直互连，同样划分为多个三维存储块。多个三维计算块与多个三维存储块在三维空间中建立对应的映射关系，使计算与存储在空间上就近对应，缩短数据传输路径。矩阵乘或批量矩阵乘的输出张量沿Batch、M、N三个维度分块，生成多个三维输出子块并分别分配至对应三维计算块；K维作为归约维按轮次处理，各计算块在片上缓冲区内累加部分和。每个三维计算块内设置二维处理单元（PE）阵列，各层计算切片垂直并行运算；每个三维存储块内使用不同存储组（Bank Group）分离存储不同类型数据，并通过中介层广播互连结构实现共享输入子块的单份存储、多块复用；并使用双缓冲机制使数据加载与乘加计算重叠执行。