长鑫存储技术有限公司

本公开实施例提供了一种延迟锁相环、时钟同步电路和存储器，该延迟锁相环包括：时钟产生模块，配置为基于差分时钟信号生成并输出第一时钟信号和第二时钟信号；第一延迟线，配置为接收对第一时钟信号进行延迟处理，得到第一同步时钟信号；第二延迟线，配置为对第二时钟信号进行延迟处理，得到第二同步时钟信号；分相模块，配置为接收第一同步时钟信号和第二同步时钟信号；对第一同步时钟信号和第二同步时钟信号进行分相处理，得到第一目标时钟信号、第二目标时钟信号、第三目标时钟信号和第四目标时钟信号。这样，本公开实施例中延迟锁相环的延迟线数量较少，不仅减少电路面积，还改善信号相位误差。

本公开涉及半导体电路设计领域，特别涉及一种放大电路、控制方法和存储器，包括：感测放大电路，包括读出节点、互补读出节点、第一节点和第二节点，在感测放大阶段和偏移消除阶段，所述第一节点用于接收高电平，所述第二节点用于接收低电平；第一电源提供电路，与第一节点耦接，包括第一电源和第二电源；第一电源提供电路，被配置为在偏移消除阶段向第一节点提供第一电源，在感测放大阶段向第二节点提供第二电源，以调整偏移消除阶段和感测放大阶段的处理时间，从而优化存储器的性能。

本公开提供一种半导体结构、存储器及其操作方法，所述半导体结构包括：衬底；位于所述衬底表面上的第一栅极结构和第二栅极结构；所述第二栅极结构与所述第一栅极结构的厚度相同且小于预定厚度；位于所述衬底中的第一掺杂区和第二掺杂区，且所述第一掺杂区和所述第二掺杂区分别位于所述第一栅极结构的两侧；所述第一栅极结构与所述第一掺杂区和所述第二掺杂区构成选择晶体管；所述第二栅极结构在所述衬底上的正投影与所述第二掺杂区至少部分重叠；所述第二栅极结构与所述第二掺杂区构成反熔丝位结构；所述反熔丝位结构的击穿状态和非击穿状态用于表示不同的存储数据。