可测试芯片内置电路和测试方法、设备及介质
本申请实施例提供了一种可测试芯片内置电路和测试方法、设备及介质,属于数字电路技术领域,该内置电路包括:复位总控模式块,包括扫描使能信号端、可配置寄存器单元及第一或门,前两者共同接入第一或门以输出总控复位控制信号;链上控制模式块,包括第一链上寄存器单元、数据选择器、测试信号端及功能复位端,功能复位端与链上输出端接入数据选择器,测试信号端接其选择端,以输出链上复位控制信号;第二或门,输入侧接入上述两控制信号;待测寄存器单元,其待测复位端接第二或门输出侧。本申请通过两模式块协同工作,经第二或门汇聚至待测复位端,以控制复位电平,由总控模式提供兜底机制,兼顾高测试覆盖率与抗故障冗余,保障测试安全。