芯片版图的设计规则检查方法及相关设备

本申请属于半导体设计自动化技术领域，提出了一种芯片版图的设计规则检查方法及相关设备。其中，所述方法包括：获取包括至少一个图形层待处理芯片版图；获取所述芯片版图中目标图形层的工艺规则间距，和所述目标图形层在多个工艺风险因子上的因子权重，所述工艺规则间距为满足工艺生产的最小图形间距，所述因子权重用于表征对应工艺风险因子对芯片制造的干扰程度；基于所述工艺规则间距，所述因子权重，以及所述目标图形层中每相邻图形的实际间距，调用冲突量化模型计算所述目标图形层中每相邻图形的冲突风险值；基于所述冲突风险值，对所述目标图形层进行设计规则检查。通过本申请提供的技术方案能够提高对芯片版图设计验证的精度。