访存优化、寄存器重命名及物理寄存器堆端口仲裁装置

本申请涉及计算机技术领域，并提供了一种访存优化、寄存器重命名及物理寄存器堆端口仲裁装置，包括：虚拟地址配置单元，被配置为为存储队列配置虚拟地址空间，虚拟地址空间的条目数大于存储队列的物理深度，以实现存储队列的逻辑地址的重复分配；相对指令检测电路，耦合至虚拟地址配置单元，相对指令检测电路被配置为在目标访存指令写入存储队列时，基于目标访存指令的高位轮次区分位的取反结果，以及目标访存指令的低位物理索引位，生成相对指令地址；检测相对指令地址的占用状态并设置占用标志位，并在占用标志位指示无相对指令占用时，允许目标访存指令发射执行。这样提升了存储队列的物理空间利用效率。