검색으로 돌아가기
기록
芯片及其制作方法、电子设备
발명알 수 없음
§ Ⅰ
개요
IPC 분류
H10D 62/10 (2025.01)
本申请提供一种芯片及其制作方法、电子设备,涉及半导体技术领域,降低了栅接触电极与源极(或漏极)之间发生短路的几率。该芯片中包括设置在衬底上的场效应晶体管,其中,场效应晶体管包括设置在所述衬底上的源极、漏极、栅极、第一介质层、第二介质层、第三介质层、栅接触电极。栅极位于源极和漏极之间的区域,且栅极的顶部低于源极和漏极的顶部。第一介质层从源极和漏极的侧壁延伸覆盖至栅极区域形成凹槽结构,且在凹槽结构的底部对应栅极的位置设置有第一过孔。第二介质层设置在第一介质层上。栅接触电极贯穿第二介质层、凹槽结构和第一过孔,与栅极的顶部连接。第三介质层包括填充在栅接触电极与凹槽结构的侧壁之间的部分。