검색으로 돌아가기
기록

用于热点测试的芯片失效分析结构及其形成方法

발명알 수 없음
10청구항 · 2 독립항
§ Ⅰ

개요

발명자

邹锭; 陶有飞; 钱双

출원일

Jul 15, 2026

공개일

Oct 27, 2026

IPC 분류

H10P 74/00 (2026.01)H10P 74/20 (2026.01)G01R 31/28 (2006.01)G01R 1/04 (2006.01)G01R 1/02 (2006.01)G01N 21/84 (2006.01)G01N 21/88 (2006.01)G01N 21/95 (2006.01)G01N 21/01 (2006.01)G01N 21/35 (2014.01)G01N 21/3563 (2014.01)G01N 21/39 (2006.01)G01N 27/04 (2006.01)

一种用于热点测试的芯片失效分析结构及其形成方法,所述形成方法,包括:提供第一目标端子、第二目标端子、第一辅助端子和第二辅助端子,第一目标端子、第二目标端子、第一辅助端子和第二辅助端子材料均包括第一金属层和位于第一金属层上第二金属层,第一目标端子中第一金属层与待失效分析芯片输入端耦接,第二目标端子中第一金属层与待失效分析芯片输出端耦接;去除第一目标端子中第二金属层形成第一导电端子,去除第二目标端子中第二金属层形成第二导电端子;形成连接第一导电端子和所述第一辅助端子第一连接线,形成连接第二导电端子和第二辅助端子第二连接线。采用上述方案,有利于提高芯片失效分析时的定位精度以缩短失效排查周期。

로그인하고 전문 읽기

청구항 1을 표시했습니다. 무료 가입하면 전체 10개 청구항, 명세서 전문, 전체 도면, 번역, 법적 상태를 볼 수 있습니다.

  • 전체 청구항
  • 기술 분야
  • 배경 기술
  • 발명의 내용
  • 도면 설명
  • 발명의 실시 형태