浙江创芯集成电路有限公司

一种干燥系统及其控制方法，干燥系统包括第一吸附塔、第二吸附塔、切换阀和气动排放阀，切换阀用于使第一吸附塔与第二吸附塔交替进行吸附与再生，第一吸附塔和第二吸附塔的底部均设有进气口和底部管道，底部管道与进气口连通，气动排放阀设置于底部管道上，包括：液体检测传感器，分别设置于第一吸附塔与第二吸附塔底部的底部管道上，且液体检测传感器位于进气口与气动排放阀之间，适于检测底部管道内是否存在液态水，液体检测传感器检测到液态水后，切换阀动作，在第一吸附塔和第二吸附塔中使检测到液态水的吸附塔停止吸附、另一吸附塔进行吸附。降低了液态水积聚侵蚀吸附塔以缩短吸附塔使用寿命的风险，提高了干燥系统的性能和使用寿命。

本公开提供一种FIB制备薄片的方法，包括：原始样品旋转为共轴角度，聚焦离子束的入射方向垂直于原始样品表面；利用聚焦离子束切割原始样品，获取初始样品，具有第一切割面和第二切割面，顶部表面；将初始样品固定于载网的支撑壁上；调整载网角度，或者，调整FIB机台的倾斜角度，使得初始样品旋转为共轴角度；利用聚焦离子束切削第二切割面，得到具有第一侧面的初始薄片；调整载网角度，使顶部平面与电子束的入射角度垂直；利用SEM成像，测量第一侧面的第一高度、顶部宽度和底部宽度；利用三角函数关系计算出补偿角度，共轴角度加/减补偿角度，得到修正角度。采用上述方案，能够提高薄片的厚度均匀性。

本发明公开了一种基于模态稀疏重构的晶圆减薄过程全场应力在线感知方法与系统，所述方法包括：利用本征正交分解从历史数据中提取空间基函数并构建基函数矩阵；在减薄过程中通过少量传感器实时采集稀疏应力观测值；以观测值与基函数子矩阵的线性组合误差最小且系数稀疏为约束，求解稀疏重构优化问题得到主导模态系数；将系数与完整基函数矩阵线性组合，瞬时重构全场应力分布；基于重构应力及不确定性量化信息进行异常判定与预警。本发明能在极少量传感器下实现全场应力实时感知，同时输出置信度评估，有效支撑减薄工艺的在线监测与闭环控制。

本发明公开了一种基于样本学习的版图设计规则检查动态生成系统及方法。系统包括：版图样本采集模块，用于构建带制造结果标签的训练样本集；几何特征提取与编码模块，用于提取版图图形的关键几何参数并形成特征向量；分类学习模型模块，用于基于特征向量训练学习，建立规则合规性边界并输出规则条件区间；规则格式转换器模块，用于将规则条件区间转换为符合目标EDA工具格式的可执行DRC规则脚本。本发明实现了从设计数据到可部署规则的自动化闭环生成，大幅提升了规则生成效率与准确性。

一种半导体结构的形成方法，包括：在存储区的阻挡氧化层上形成栅极；形成栅极之后，对第一逻辑区的电荷存储层进行氧化处理，形成氧化材料层，位于第一逻辑区的氧化层和隧穿氧化层构成栅氧化层；由于基底上依次形成有隧穿氧化层和电荷存储层，对第一逻辑区的电荷存储层进行氧化处理，以形成氧化层，氧化层与隧穿氧化层共同构成第一逻辑区的栅氧化层，在栅氧化层的最终厚度相同的前提下，与直接氧化第一逻辑区的基底以形成该栅氧化层的方案相比，本申请能够缩短高温氧化工艺的加热时间，从而降低热预算，提高制造效率。

本发明公开了一种非对称HVCMOS器件及其制备方法。所述器件包括半导体衬底、形成于衬底中的漂移区、栅极结构、源区和漏区。其特征在于，在所述栅极结构的侧墙靠近源区的一侧表面上，形成有一个场板，该场板与所述源区实现电性连接。所述场板由介质材料构成，其边缘产生的电场效应能够优化漂移区表面的横向电场分布，从而有效提升器件的击穿电压并降低表面漏电流。所述制备方法的关键在于，形成所述场板的工艺步骤与形成自对准硅化物阻挡层的工艺步骤共享同一道光刻掩模，通过一次光刻和后续的刻蚀工艺，在定义硅化物阻挡区域的同时形成所述场板。本发明实现了具有工艺简单、成本低、与现有产线兼容性好的优点。

一种钼层的化学机械研磨方法中，由于第一研磨工艺中，采用较高的第一碱性pH值的第一研磨液，获得较高的去除速率，则在较短时间内完成第一厚度钼层的去除，在执行第一研磨工艺之后，将碱性第一研磨液的pH值从第一碱性pH值降低至第二碱性pH值，以使第二研磨工艺的去除速率下降并切换至低腐蚀模式，即机械研磨为主导，相应修复第一研磨工艺中钼层表面的细微划痕，以及抑制钼层的晶界腐蚀的进一步发展，从而在缩短整体工艺时间的前提下，确保钼层表面达到目标平整度和低粗糙度要求。

一种用于热点测试的芯片失效分析结构及其形成方法，所述形成方法，包括：提供第一目标端子、第二目标端子、第一辅助端子和第二辅助端子，第一目标端子、第二目标端子、第一辅助端子和第二辅助端子材料均包括第一金属层和位于第一金属层上第二金属层，第一目标端子中第一金属层与待失效分析芯片输入端耦接，第二目标端子中第一金属层与待失效分析芯片输出端耦接；去除第一目标端子中第二金属层形成第一导电端子，去除第二目标端子中第二金属层形成第二导电端子；形成连接第一导电端子和所述第一辅助端子第一连接线，形成连接第二导电端子和第二辅助端子第二连接线。采用上述方案，有利于提高芯片失效分析时的定位精度以缩短失效排查周期。

一种eflash版图的光学邻近修正方法、存储介质及终端，其中方法包括：划分出eflash版图中的逻辑区域和存储阵列区域；采用光学邻近修正模型对逻辑区域的图形进行修正处理，获取逻辑修正版图；采用支持向量回归模型对存储阵列区域的图形进行修正处理，获取存储阵列修正版图；将逻辑修正版图和存储阵列修正版图进行拼接，形成修正版图。通过将eflash版图划分为逻辑区域和存储阵列区域，并对逻辑区域和存储阵列区域进行差异化的修正。支持向量回归模型可精准预测特征尺寸偏差、线尾缩短与拐角圆化误差，因此能够很好的适用存储阵列区域复杂图形分布的修正。而逻辑区域可以直接套用同节点逻辑版图的光学邻近修正模型进行修正，兼顾效率与精度。

本公开实施例提供一种跨引擎数据协同装置及制造执行系统，跨引擎数据协同装置设置于事务引擎和生产引擎之间，包括：数据接入模块，用于接收源能力代理输出的源业务数据；协同处理模块，用于根据源业务数据和预设的跨引擎协同规则，确定与源能力代理属于不同引擎的目标能力代理，并将源业务数据转换为与目标能力代理相适配的协同业务数据；任务路由模块，用于根据协同业务数据生成协同任务，并将协同任务发送至目标能力代理；结果协调模块，用于接收目标能力代理执行协同任务产生的执行结果，并将执行结果与对应的协同任务相关联。采用上述技术方案，能够实现事务引擎与生产引擎之间的双向数据协同。

本发明提供一种SGT器件及其制备方法，属于半导体器件领域，本发明的SGT器件包括：衬底；外延层，位于衬底上，外延层包括相对设置的第一表面和第二表面；多个沟槽，位于外延层内，自第一表面向第二表面延伸至外延层内，多个栅极结构，多个栅极结构沿第一方向间隔排布；栅极结构包括分裂栅结构，分裂栅结构包括屏蔽栅和控制栅，以及间隔屏蔽栅和控制栅的极间介质层；复合绝缘层，位于屏蔽栅的侧壁与沟槽的侧壁之间，屏蔽栅的底部与沟槽的底部之间，复合绝缘层为氧化硅层与氮化硅层的叠层结构，有效提高器件的击穿电压。

本申请涉及集成电路设计技术领域，公开了一种硅柱图形修正方法、装置及设备，其中，方法包括获取硅柱设计信息，硅柱设计信息包括硅柱直径；在多边形集合中查找与硅柱直径相匹配的目标多边形，其中，硅柱直径越大，目标多边形的边数越多，多边形集合中的多边形为正多边形，且每个正多边形的边数为2的幂次方；在图形数据文件中绘制目标多边形，并对目标多边形进行修正，得到掩模图形，掩模图形用于制备硅柱的掩模版，依据掩模版进行光刻，能得到蚀刻掩模，依据蚀刻掩模进行蚀刻，能得到硅柱，修正用于补偿光刻和蚀刻过程中产生的部分图形形变。本申请方法可以提高超表面的尺寸精度。