一种芯片设计中互联延迟的预测方法、装置、电子设备

本申请涉及一种芯片设计中互联延迟的预测方法、装置、电子设备，方法包括：接收待测芯片的目标走线层的第一走线布局信息；根据第一走线布局信息中的至少两类第一走线布局特性，通过训练好的预测模型预测待测芯片的互联延迟信息，以供分析所述待测芯片的设计是否合理，其中，所述互联延迟信息包括不同信号条件组合对应的互联延迟预测值。本申请的技术方案，通过将至少两类第一走线布局特性作为预测模型的输入，从而可以快速预测出待测芯片的互联延迟信息，简化了现有技术的芯片领域中互联延迟的预估流程，提高了芯片设计的效率。