一种低宽度条件下的SM3算法的量子优化实现电路

本发明涉及一种低宽度条件下的SM3算法的量子优化实现电路，具体包括利用基于矩阵分解理论的启发式算法生成的结构的线性子部件，同时，以低宽度为目的对算法中迭代压缩部分的常数模加器量子电路进行了优化，进而提出了有效减少量子比特数量的量子电路实现方案。本发明的SM3算法量子实现电路中，消息扩展部分无需引用额外的辅助比特，迭代压缩部分利用脏比特进而不引用辅助比特。因此，本发明涉及的一种低宽度条件下的SM3算法的量子优化实现方案有效地降低了SM3算法量子实现电路的宽度及实现成本，且其宽度768为目前已知的最小值。