一种芯片的强制测试电路

本申请涉及芯片测试技术领域，特别是涉及一种芯片的强制测试电路，该电路包括：目标接口、强制测试信号、第一目标三态门、第二目标三态门、第一目标与门、第一目标或门、第一目标反相器、第二目标反相器、第一目标输出端、第一目标输入端、第一控制信号和第二控制信号，在测试电路中引入强制测试信号，当强制测试信号为高电平时，第一目标三态门为截止状态，第二目标三态门为导通状态，从而确保目标接口为输入状态，目标接口可以是第二接口和第三接口，从而保证第二接口和第三接口在测试模式下保持输入状态以接收测试子模式的配置，也即提高测试子模式配置的优先级。