缓存控制系统及缓存控制方法

本申请公开了一种缓存控制系统及缓存控制方法，涉及存储器技术领域，缓存控制系统采用了易失性缓存模块低时延和低能耗的特性，来实现高性能的读写数据的缓存，在采用易失性缓存模块的基础上，引入用于记录易失性缓存模块中脏缓存行的地址的脏队列模块，并配置用于记录脏队列模块的脏缓存行数目和水线阈值的计数器，动态监测缓存状态，进而根据脏缓存行数目和水线阈值进行无源计算设备的缓存状态的动态调整，满足在高性能模式下的高性能缓存，无需访问非易失性内存，并在脏缓存行数目达到水线阈值后，并发执行异步写回操作，不仅能够继续实现读写数据的缓存，还能够在非阻塞的情况下将缓存的读写数据写回至非易失性内存。