芯片路由方法、装置、电子设备和存储介质

本申请提供一种芯片路由方法、装置、电子设备和存储介质，涉及芯片设计制造技术领域，包括：基于当前数据请求的内存地址，在多个输入输出模块之间进行第一级交织，确定目标输入输出模块；在目标输入输出模块中，基于内存地址在多个链路之间进行第二级交织，确定目标链路；在目标链路的多个点对点通道之间进行第三级交织，确定当前数据请求的点对点通道。本申请提供的方法和装置，构建了三级递进的、完全基于内存地址进行动态计算的交织架构，解决了因芯片互联规模扩大而导致的硬件资源消耗剧增的问题，显著节约了芯片成本与功耗，而且通过逐级细化的负载均衡机制，提高了芯片内部的路由效率，提升了芯片互联的整体通信带宽和系统性能。