CNIPA.AI
검색으로 돌아가기
기록

一种半导体器件多层互连结构制备方法

발명유효
2조회수
10청구항 · 1 독립항
§ Ⅰ

개요

IPC 분류

H10W 20/40 (2026.01)B24B 37/00 (2012.01)B24B 37/34 (2012.01)C09G 1/02 (2006.01)H10W 20/00 (2026.01)H10P 74/20 (2026.01)C25D 3/38 (2006.01)C25D 7/12 (2006.01)C23C 16/455 (2006.01)C23C 16/34 (2006.01)C23C 16/06 (2006.01)C23C 16/52 (2006.01)C23F 3/04 (2006.01)

本发明涉及半导体制造技术领域,尤其涉及一种半导体器件多层互连结构制备方法,包括:步骤1:提供具有下层互连结构的半导体衬底;步骤2:在所述半导体衬底表面沉积复合阻挡层;步骤3:在所述复合阻挡层上沉积铜种子层;步骤4:在所述铜种子层上电镀铜;步骤5:对电镀铜后的结构进行化学机械抛光;步骤6:在化学机械抛光后的结构上沉积介电层;步骤7:重复步骤2至步骤6,以形成多层互连结构,每一层的参数根据层数进行调整。通过优化阻挡层材料的选择、改进化学机械抛光工艺、精确控制介电层的沉积过程及多层结构的参数调节,显著提高了半导体器件多层互连结构的可靠性和性能。