一种基于时钟倍频的TCK增强方法及系统

本申请涉及集成电路测试技术领域，公开了一种基于时钟倍频的TCK增强方法及系统，旨在解决现有技术中测试时钟频率受限于调试器硬件与物理链路信号完整性、导致测试效率低下的问题。该方法包括：接收外部低频参考测试时钟和配置指令；译码获取倍频系数；通过片上可编程时钟倍频电路生成相位锁定的高速测试时钟；并依据控制指令选择高速或参考时钟驱动内部测试逻辑；同时支持状态反馈以确保操作可靠性。该系统包括参考时钟接收单元、配置参数译码单元、可编程时钟倍频单元、时钟选择与分配单元及状态反馈单元。本申请通过片上倍频与时钟管理，在不改变外部硬件的前提下显著提升测试速率，兼具动态配置、高稳定性与低成本优势。