一种算力芯片安全漏洞排查和检测方法与系统

本发明涉及芯片安全检测技术领域，公开了一种算力芯片安全漏洞排查和检测方法与系统，其关键系统主要包括被测计算芯片模块、硬件结构扫描系统、动态行为沙盒监测硬件在环HiL系统、全链条文件审查与运维和三阶穿透式上位机引擎5大组织模块。本申请构建了一种新型的三阶穿透式检测技术，采用“软件‑硬件‑系统”式检测技术路线，实现算力芯片全栈漏洞的识别与挖掘，并据此对国外进口/自研的计算芯片进行算力安全漏洞的策略优化。本申请旨在解决传统硬件检测方法精度不足的问题，从而确保芯片在逻辑层面对算力调度行为的可信可控，减少由固件后门而引发的安全风险，最终实现显著提升芯片供应链的可靠性的目的。