一种FPGA内置eFUSE单元的抗误烧写控制方法

本申请公开了一种FPGA内置eFUSE单元的抗误烧写控制方法，涉及FPGA技术领域，该方法在对eFUSE单元烧写之前，首先利用FPGA内部的配置下载控制逻辑下载测试位流进行测试，并将各待修调项的测试值输出至测试引脚，然后根据各待修调项的测试值与目标值的偏差确定目标烧写码点，经由eFUSE控制逻辑对eFUSE单元进行烧写。该方法在烧写eFUSE单元之前加入测试校准流程来确定最终的目标烧写码点，可以实现对FPGA内部eFUSE单元的精准烧写，从而避免误烧写，有利于提高FPGA参数一致性且有利于提升量产良率。