半导体结构制作方法、半导体结构及电子设备

本申请实施例提供了一种半导体结构制作方法、半导体结构及电子设备，该方法包括：在衬底上方形成混合缺陷抑制层，其中，所述混合缺陷抑制层为立方相和六方相混合相结构，且所述立方相和所述六方相的相界面形成有层错；在所述混合缺陷抑制层上方形成氮化镓层。本申请实施例能够减少氮化镓层中的位错密度，提高氮化镓层的晶体质量，提高半导体结构的性能和可靠性。