CNIPA.AI
Back to Search
Dossier

PCIe链路训练方法、PCIe端点设备、根复合体设备及PCIe系统

InventionUnknown
13views
10Claims · 6 independent
§ Ⅰ

Dossier Overview

Inventor

符轩萁

Filing Date

Jul 30, 2026

Publication Date

Oct 20, 2026

IPC Classification

G06F 1/24 (2006.01)G06F 13/24 (2006.01)G06F 13/40 (2006.01)

本申请提供一种PCIe链路训练方法、PCIe端点设备、根复合体设备及PCIe系统。PCIe链路训练方法应用于PCIe端点设备,其包括:在完成内部初始化操作后,向根复合体设备输出第一状态信号;接收根复合体设备响应于第一状态信号输出的链路训练启动信号;响应于链路训练启动信号,执行PCIe链路训练操作。本申请提供的PCIe链路训练方法,能够确保在PCIe链路训练之前,PCIe端点设备已完成内部初始化操作而就绪,从而能够避免因未就绪导致链路训练延迟或失败,而提高链路训练的成功率和系统启动稳定性;并且,避免了因固定延迟时间带来的无效等待,也无需对PCB电源电路进行上电顺序的重新设计。

§ Ⅵ

Patent images

Loading images…

External Resources