时序优化方法及装置、芯片、显示设备、电子设备及介质

本公开涉及一种时序优化方法及装置、芯片、显示设备、电子设备及介质，方法包括在当前时钟周期内，满足第一条件的情况下，基于进行除法运算的第一数据和第二数据，确定出第一符号位和第一数据的第一倒数；在当前时钟周期的下一时钟周期内，满足第二条件的情况下，基于第一符号位和第一倒数计算出除法运算结果；其中，第一符号位用于指示除法运算结果为正数或负数。本公开通过将除法运算拆分为两个时钟周期完成，每个时钟周期内的逻辑深度适中，每一步都可以在满足时序约束要求下完成，逻辑简单清晰，无需设定多周期路径即可正常工作，显著提高了硬件资源利用率，大大提高了芯片性能和处理能力。