一种算力芯片缓存调度方法及硬件架构

本发明公开了一种L0缓存调度方法及硬件架构，属于算力芯片高速缓存技术领域。本发明摒弃传统LRU、PLRU、CLOCK及双指针FIFO架构，自研适配UPU算力芯片的多级缓存调度体系，自定义MAP软件锁、相位缓存专属机制。缓存仅设置唯一Head遍历指针，缓存命中全程只读、零功耗、零状态改写，且状态清零操作严格隔离锁标记位，杜绝热点误解锁问题。本发明通过软件MAP锁实现热点可控常驻，遍历置换时锁定行队尾续期、非锁定行下沉L1兜底；设计纯组合逻辑伪随机兜底置换机制，保障流水线持续运行。有效解决了传统缓存算法硬件开销大、访问延迟高、软件可控性弱、极简FIFO命中率低、极端场景不稳定的行业痛点。