低阈值自适应加速运算放大器输出电压建立时间控制电路

本发明提供低阈值自适应加速运算放大器输出电压建立时间控制电路，用于两级加速运算放大器中对输出电压建立时间进行控制，其包括第一级为PMOS差动对输入、共源共栅负载输出的运放器以及第二级为甲乙类共源级输出电路，其特征在于，在所述两级加速运算放大器的电源与所述第一级为PMOS差动对输入、共源共栅负载输出的运放器之间设置第一正向加速电路、第一负向加速电路，且在所述两级加速运算放大器的所述第二级为甲乙类共源级输出电路之后设置正向迟滞比较器、负向迟滞比较器。本发明所提供的加速电路使输出电压建立速度提高了75%、对输出电压的恢复时间比无加速电路时提高了70%。本发明的加速电路成本低且可以达到比较好的技术效果，有良好市场场景。