半导体器件的制备方法、电子设备

本申请涉及一种半导体器件的制备方法、电子设备，器件包括：提供衬底；于衬底内形成多个掺杂柱，以及与掺杂柱侧壁相接触，交替排列的第一基区，第二基区；其中，第一基区的宽度大于第二基区，等于相邻掺杂柱的间距；形成贯穿第一基区、第二基区的栅沟槽；栅沟槽沿第一方向延伸至部分嵌入掺杂柱；于栅沟槽内形成栅极结构；栅极结构顶面高于衬底的顶面，且包括沿第二方向间隔布设，覆盖第二基区的导电部；形成覆盖栅极结构的层间介电层，以及位于相邻层间介电层的金属插塞；金属插塞沿第二方向与第一基区顶面、相邻第一基区之间的衬底顶面，以及掺杂柱的部分顶面相接触，能够显著加密沟道，获得更低的导通电阻并提升器件的动态特性。