青岛云联智享信息技术有限公司

本发明提供一种MIM电容结构及其制作方法，该MIM电容结构的制作方法包括以下步骤：提供一上表层形成有依次层叠的第一极板层、第一缓冲层及介质层的半导体结构，并于所述介质层的上表面形成预设厚度的待处理层；对所述待处理层进行处理以使所述待处理层转变成第二缓冲层；于所述第二缓冲层的上表面形成第二极板层。本发明通过于介质层上表面形成一层与第二极板层材质相同的待处理层并将待处理层转变成第二缓冲层，利用第二缓冲层改善了第二极板层与介质层之间的接触界面，从而改善了MIM电容结构的漏电性能。

本发明提供了一种半导体结构及其制备方法，通过在化学机械研磨工艺前增加光刻工艺和灰化工艺，使得上表面较低的第二区域上部分厚度的待研磨层被氧化形成待研磨氧化层，在化学机械研磨的过程中，利用待研磨层的化学机械研磨速率大于待研磨氧化层的化学机械研磨速率实现半导体结构中不同区域的上表面之间的高度差的可控性。

本发明提供一种铝互连结构的制作方法，形成铝材料层之前，采用光刻、刻蚀工艺形成铝焊盘的图案，然后沉积铝材料层并进行化学机械研磨形成铝焊盘，通过将铝沉积工序移动到光刻工序后边，解决了铝沉积对光刻造成的不良影响，避免光刻对准失败，减小光刻套准误差；并且，形成铝焊盘图案的过程中，第一开口中填充有介质层，避免形成第三开口时对第一开口底部造成刻蚀损伤；另外，铝焊盘和基底的顶面齐平，对下一光刻工艺更友好，避免下一光刻工艺中光刻胶倒塌、光刻对准失败。

本发明提供一种半导体器件及其制备方法，该半导体器件的制备方法包括以下步骤：提供一包括第一和二区及第一和二栅结构的半导体结构，第一和二栅结构分别位于间隔设置的第一与二区的上表面；向第一栅结构中第一栅导电层相对两侧的第一区的上表层依次注入第一及二粒子，向第二栅结构中第二栅导电层相对两侧的第二区的上表层注入第三粒子，以于第一区中形成第一源漏区及于第二区中形成第二源漏区；形成分别与第一源漏区、第二源漏区、第一栅导电层、第一栅极及第二栅导电层电连接的各电极。本发明通过在第二区制作窄沟道器件的过程中，省去对第三粒子的待注入区进行非晶化处理的步骤，抑制了小尺寸的窄沟道器件的反窄沟道效应，提升了器件的可靠性。

本发明提供一种沟槽隔离及半导体器件的制备方法，在沟槽的制备方法中，使用第一垫氧化层、氮化物层、第二垫氧化层及有机介电层作为掩膜叠层结构，该掩膜叠层结构之间具有高的刻蚀选择比，可以保证图形的高精度转移，在此基础上，刻蚀半导体衬底过程中产生与氧化层材质接近的氧化物副产物，其会以第一垫氧化层为依附聚集点在有源区顶面位置以及上下产生聚集，且不论图形密集程度如何均会产生基本一致的聚集方式，同时该氧化物副产物聚集厚度较薄且较难刻蚀，所以在刻蚀半导体衬底时有源区关键尺寸的缩小变得缓慢，从而减少了图形不同密集程度区域有源区关键尺寸偏移的差值，同时还可消除图形稀疏区域的Double slop，降低有源区的CD Bias。