元の名称記録: 南亚科技股份有限公司

本公开提供一种半导体元件的制备方法。该制备方法包括提供一载体；形成具有一开口的一下支撑层在该载体上方；形成一第一电极在该开口内，其中该第一电极具有远离该载体的一上表面；形成邻接该第一电极的该上表面的一上支撑层；以及形成一电容器介电质以及一第二电极在该第一电极上。

本发明提供一种半导体结构及其制造方法。半导体结构包括位元线结构、第一介电层、第一栅极结构、第一位元线、第二介电层和第一存储栅极结构。第一介电层设置在位元线结构上方。第一栅极结构埋设在第一介电层中。第一字元线埋设于第一介电层中且环绕第一栅极结构。第二介电层设置于第一介电层上方。第一存储栅极结构埋设于第二介电层中。本发明提供的半导体结构及其制造方法可以降低成本，并且在相同单元尺寸下使DRAM的容量提高至少1.5倍。

一种机器健康指数预测方法适用于机器健康指数预测系统。机器健康指数预测系统包含多个感测器、处理器及多个过滤设备。机器健康指数预测方法包含以下步骤：通过多个感测器各者获得多个过滤设备各者的多个数值；通过处理器处理多个数值，以获得多个过滤参数；通过处理器基于多个过滤参数提取多个特征参数；通过处理器将多个特征参数输入至健康指数预测模型，以获得健康指数状态曲线；以及通过处理器基于健康指数状态曲线及健康指数理想曲线计算健康预测指数。本发明能够帮助使用者量化薄膜生物反应器系统的使用程度。本发明甚至可以预测膜生物反应器系统的健康指数，并帮助使用者安排待测膜生物反应器系统的维修和维护计划。

本公开提供一种使用多层遮罩的半导体元件的制备方法。该制备方法包括形成一绝缘层在一基底上；形成一多层遮罩在该绝缘层上；使用该多层遮罩蚀刻该绝缘层；以及形成多个下电极在该绝缘层中。

本公开提供一种半导体元件。半导体元件包括一半导体基底，具有一主动区；以及一字元线，延伸穿过该主动区。该主动区包括设置在该字元线的相对侧上的一第一源极/漏极区以及一第二源极/漏极区。该半导体元件还包括一位元线接触件以及一位元线，设置在该第一源极/漏极区上方并电性连接到该第一源极/漏极区。该位元线接触件具有一锥形轮廓。该位元线设置在该位元线接触件上方。该半导体元件亦包括一电容器接触件，设置在该第二源极/漏极区上方并电性连接到该第二源极/漏极区。另外，半导体元件还包括一间隙子层，共形地包围该半导体基底和该位元线。

本发明提供了一种方法，包括在基板的阵列区中的介电堆叠和硬遮罩层中形成沟槽，其中阵列区中的硬遮罩层的顶表面低于周边区中的硬遮罩层的顶表面。在硬遮罩层上和沟槽中依序形成底部电极层和保护氧化层。在阵列区中的保护氧化层上形成硬遮罩，以消除阵列区与周边区之间的阶差，使得介电堆叠的支撑层在后续工艺中保持均匀，且保护氧化层用于保护底部电极层免受蚀刻，从而降低电容摆动的可能性并防止短路。

存储器装置的制造方法包括：形成过量填充位元线结构之间的第一沟槽的着陆垫材料层；在着陆垫材料层上方形成遮罩层；对遮罩层执行平坦化工艺，其中遮罩层包括第一凸块；通过对遮罩层执行图案化工艺来形成图案化遮罩层；通过图案化遮罩层蚀刻着陆垫材料层以在各别位元线结构上方形成着陆垫；在图案化遮罩层上方形成隔离结构，其中隔离结构具有与第一凸块重叠的第二凸块；在隔离结构上方形成平面化层，其中平面化层的顶表面比隔离结构的顶表面平坦；及对图案化遮罩层、隔离结构及平面化层执行蚀刻工艺。本发明可用于提供一种用以防止具有不均一厚度的遮罩层影响着陆垫高度的方法。

提供一种半导体装置、存储器装置及使用逻辑门为堆叠结构中的半导体晶粒自动产生晶片识别符的方法。方法包含以下步骤：取得第一半导体晶粒和第二半导体晶粒，其中第一半导体晶粒和第二半导体晶粒分别包含第一识别符产生电路和第二识别符产生电路；在第一半导体晶粒上堆叠第二半导体晶粒以形成堆叠结构，其中第一识别符产生电路电性连接至第二识别符产生电路；以及分别借由第一识别符产生电路和第二识别符产生电路为第一半导体晶粒和第二半导体晶粒产生第一晶片识别符和第二晶片识别符。第二晶片识别符的产生是使用第一晶片识别符和辅助输入信号。

提供一种制造半导体元件的方法，包括：提供基板，包括单元区以及周边区；形成晶胞触点、位元线结构以及间隔件于单元区上，其中间隔件分隔晶胞触点以及位元线结构；形成经掺杂多晶硅层于晶胞触点上，从而形成包括经掺杂多晶硅层以及晶胞触点的晶胞触点结构，其中经掺杂多晶硅层是经半导体型离子掺杂：经由使用水，对于晶胞触点结构执行第一清洗处理；以及经由使用经稀释氢氟酸或水，对于晶胞触点结构执行第二清洗处理。经由特定的清洗步骤，可避免腐蚀以及残留物残留于晶胞触点结构上，从而提升半导体元件的电子性能。

本申请案公开一种半导体元件及此半导体元件的制造方法。此半导体元件包括：一基板；一井区，位于该基板内；一隔离结构，位于该井区中；一熔丝介质，位于该井区之上；一栅极电极，位于该熔丝介质之上；一熔丝掺杂区，位于该熔丝介质之下及该井区内；一源极/漏极区，位于相邻于该熔丝掺杂区的位置；以及一电阻修改掺杂区，与该熔丝掺杂区部分地重叠。该熔丝掺杂区及该电阻修改掺杂区具有一第一导电类型，且该井区具有与该第一导电类型不同的一第二导电类型。

本发明提供一种时钟信号产生电路及其时钟信号产生方法。控制电路在模拟时钟信号产生器电路不提供输出时钟信号时，控制复用器电路选择输出振荡器电路所提供的振荡信号至模拟时钟信号产生器电路，并控制时钟路径电路停止传输输入时钟信号。

本公开提供一种半导体元件。该半导体元件包括一基底、一第一间隙子、一第二间隙子、一第三间隙子、一第四间隙子、一电容器接触件、一隔离元件以及一着陆垫。该第一间隙子及该第二间隙子位在该基底上方且沿着一第一方向延伸。该第三间隙子及该第四间隙子位在该基底上方并且沿着不同于该第一方向的一第二方向延伸。该电容器接触件被该第一间隙子、该第二间隙子、该第三间隙子及该第四间隙子所围绕。该隔离元件设置在该电容器接触件上。该隔离元件沿着该第一方向延伸。该着陆垫设置在该隔离元件上并电性连接到该电容器接触件。

一种存储器，包含基板和位于基板上方的电容器结构。电容器结构包含底部电极、位于底部电极上方的介电结构和位于介电结构上方的顶部电极。介电结构包含由氧化铪锆（HZO）所制成的第一介电层、位于第一介电层上方，且由氧化铝所制成的阻挡层，以及位于阻挡层上方，且由氧化铪锆所制成的第二介电层，其中第一介电层和第二介电层的其中一者包含第一部分和第二部分，第一部分相邻于阻挡层，并且其中第一部分掺杂硅。具有上述结构的存储器能够实现更高的电容。

本公开提供一种具有自对准接触的半导体元件及其制备方法。该半导体元件包括一鳍片；位于该鳍片上的一栅极结构，其中该栅极结构包括一栅极介电层、一栅极底部导电层、一栅极顶部导电层、和一栅极覆盖层；位于该鳍片的两侧上的多个杂质区域；相应地位于所述多个杂质区域上的多个接触；以及相应地位于所述多个接触上的多个导电覆盖层；其中所述多个接触包括相应地位于所述多个杂质区域上的多个较低部分、相应地位于所述多个较低部分上的多个中间部分、以及相应地位于所述多个中间部分上的多个较高部分。

本发明提供一种制造半导体结构的方法，此方法包括以下操作。在基板上形成导电结构。形成钨层以覆盖基板与导电结构。在钨层上形成硬遮罩叠层。图案化硬遮罩叠层。通过硬遮罩叠层蚀刻钨层。移除硬遮罩叠层。在钨层上形成硬遮罩叠层包括以下操作。在钨层上形成碳基层。对碳基层注入碳，使碳基层具有‑0.5 GPa至‑5 GPa的应力。在碳基层上形成硅层。在硅层上形成氧化层。本发明的方法可解决碳基层及其相邻层之间的剥离问题。