一种神经网络硬件加速装置与方法

本发明公开一种神经网络硬件加速装置与方法，该装置神经网络硬件加速器中：计算模块连接有GEMM/ALU微指令缓冲区；控制模块解析机器指令并分发微指令到上述微指令缓冲区；Load模块从外部存储中加载数据到输入/权重缓冲区；计算模块中：GEMM控制单元和ALU控制单元，分别控制对应微指令缓冲区的访问；GEMM计算核心、ALU计算核心以及连接两者的流水线寄存器；对于纯ALU算子，仅启用ALU计算核心，直接从输入/权重缓冲区获取数据，该计算核心输出则连接输出缓冲区；对于包含GEMM和ALU运算的复合算子，协同使用俩计算核心经流水线寄存器传递数据；Store模块将输出缓冲区的数据存储到外部全局存储中。