一种支持多精度浮点数乘累加运算的电路

本发明公开了一种支持多精度浮点数乘累加运算的电路，涉及浮点数计算领域，包括：三个输入端，分别用于接收第一浮点数、第二浮点数、第三浮点数；第一组合逻辑用于生成第一尾数、第二尾数、第三尾数以及第一指数、第二指数以及第三指数；第二组合逻辑：接收第一尾数和第二尾数，得到第一尾数与第二尾数的乘积，第一指数与第二指数的和，对第三尾数移位，获取移位后的第三尾数；第三组合逻辑用于获取得到规格化前尾数；第四组合逻辑：用于输出尾数移位比特数；第五组合逻辑用于输出规格化指数；第六组合逻辑用于输出乘累加数的标准浮点数。本发明的电路具有更低延迟与更小面积，减少了全加器的使用，提升了电路的算力面积比。