一种基于FPGA的高速以太网数据过滤方法及系统

本发明提供了一种基于FPGA的高速以太网数据过滤方法及系统，通过硬件加速，在数据包到达处理器之前进行预处理，有效减轻了处理器的负担，提高系统的整体性能；快速识别并丢弃不符合策略的报文提高处理效率,特别适用于需要处理大量网络流量的数据中心和服务器环境；实现了高效过滤以太网报文的功能。本发明不仅具有Xilinx 1G Ethernet subsystem IP内置过滤器使用简单、多系统支持程度高的有点，同时也具备和FF‑Shark同一水平的性能优势。同时还支持更多的过滤条件，且具有帧完整保护措施和VLAN兼容功能。