一种时间感知协处理器及基于嵌套周期坐标的时间处理方法

本发明公开了一种硬件级嵌套周期时间感知协处理器及时间处理方法，属于处理器架构技术领域。现有处理器处理时间的方式是线性计数，但真实时间结构是嵌套的——秒累加成分钟、分钟累加成小时、小时累加成天，每层有自己的进位边界。标准处理器处理嵌套时间需多级软件取模，延迟高且指令开销大。本发明通过嵌套周期计数器阵列直接表示多层嵌套周期坐标；周期引擎在组合逻辑中单时钟周期完成周期间关系计算；事件预测单元并行计算满足预设条件的事件时间；混合基数算术单元原生执行不同基数的周期坐标运算。本发明将嵌套周期时间感知从软件层下移至硬件层，可作为标准IP核集成于各类处理器系统，无需高性能制程即可实现硬件级周期时间加速。