南亚科技股份有限公司

本发明提供一种半导体结构，包括在基板中的电容器、连接电容器的通道、在通道周围的栅极介电层、在基板上的字元线。通道和栅极介电层延伸穿过字元线。半导体结构进一步包括在通道上的着陆垫及在着陆垫上的位元线。位元线的底表面低于着陆垫的顶表面，且位元线的底部宽度小于位元线的顶部宽度。半导体结构进一步包括在基板上的第一介电层及在第一介电层和位元线上的第二介电层。也揭露了形成半导体结构的方法。本发明使得位元线和着陆垫之间的电气短路的可能性可以减小。更进一步地，位元线可具有均匀的排列且与着陆垫有更好的连接。

本公开提供一种存储器装置包括第一区和第二区。存储器装置包括底部逻辑管芯、存储器管芯堆叠、顶部管芯以及再分布层。底部逻辑管芯包括在第二区中的第一全域修复电路和在第一区中的第一装置层。存储器管芯堆叠在底部逻辑管芯上并包括至少两个相互堆叠的存储器管芯。各存储器管芯包括在第二区中的第一局部修复电路和在第一区中的第二装置层。顶部管芯在存储器管芯堆叠上并包括在第二区中的第二全域修复电路和在第一区中的第三装置层。顶部管芯包括配置在第二区中并连接到第二全域修复电路的顶部修复通孔。再分布层在顶部管芯上且电连接到顶部修复通孔。

本发明提供一种半导体晶片和形成半导体晶粒的方法。半导体晶片包括衬底和测试结构。衬底包括阵列排列的晶粒区域和晶粒区域之间的切割线。测试结构设置在衬底上的切割线中。测试结构包括彼此间隔开的第一探针垫和第二探针垫。第一探针垫和第二探针垫各包括第一部分、与第一部分相邻但分离的第二部分以及电连接在第一探针垫和第二探针垫之间的第一测试电路，其中第一探针垫的第一部分和第二部分中的一个在物理上和电气上连接到第一测试电路。

本申请案公开一种半导体元件堆叠及一种半导体元件堆叠的制造方法。该半导体元件堆叠包括：一底部元件层、至少一中间元件层及一表面元件层依序堆叠；多个基板通孔，分别位于该些元件层中；多个层间连接通孔，分别电性连接该些基板通孔与该些元件层；一第一载体，接触该底部元件层的该背侧并且覆盖该底部基板通孔；以及一第二载体，覆盖该表面元件层的一前侧。

本揭露提供一种半导体结构。半导体结构包括基板、第一介电层、第二介电层、掺杂第二介电层和电容器。基板具有周边区域以及被周边区域包围的阵列区域。第一介电层位于基板上。第二介电层位于第一介电层上。掺杂第二介电层位于周边区域的第二介电层上，其中，掺杂第二介电层包含N型掺杂剂，并且第二介电层和掺杂第二介电层均包含氮。电容器位于阵列区域中，并且电容器穿过第二介电层和第一介电层。此外，通过本揭露提供的半导体结构的制造方法，能够减少硬遮罩的沉积厚度，以降低电容器的纵横比，进而降低蚀刻工艺的难度。

本公开提供一种电气结构及其制备方法。该电气结构包括一基板以及一金属氧化物半导体（MOS）晶体管。该金属氧化物半导体晶体管设置于该基板的一第一表面上，且包括一栅极结构。该栅极结构具有一顶表面和与该顶表面相对的一底表面。该顶表面的一宽度小于该底表面的一宽度。

本申请公开一种间隔物结构、具有该间隔物的半导体元件及具有该间隔物的半导体元件的制造方法。该间隔物结构包括：一内部间隔物，位于该位元线结构的一侧上，其中该内部间隔物的材料包括碳氧化硅；一中间间隔物，位于该内部间隔物上；以及一外部间隔物，位于该中间间隔物上。

本公开提供一种预烧板、预烧装置、及预烧制程。该预烧板包括：一板基板，包括一前表面和一后表面；多个插座，安装于该板基板的该前表面上；以及一配线系统，位于该板基板中并电性连接至该些插座。该些插座通过配线系统配置成多个群组。该些群组各自包括排列成一2x2方阵的四个插座。

本揭示内容提供一种半导体结构，包括在基板上的位元线。位元线包括多晶硅接触、在多晶硅接触上的导电层，以及在导电层上的硬遮罩层。多晶硅接触包括种子层及具掺杂多晶硅层。种子层直接接触基板的主动区域。具掺杂多晶硅层在种子层上直接接触种子层。具掺杂多晶硅层包括第一部分及在第一部分上的第二部分。在第一部分中的N型掺杂剂的总数与硅的总数的第一数量比大于在第二部分中的N型掺杂剂的总数与硅的总数的第二数量比，以及第一部分的第一厚度小于第二部分的第二厚度。具较高掺杂剂浓度及较小厚度的第一部分及在第一部分上具较低掺杂剂浓度及较大厚度的第二部分可降低多晶硅接触的电阻并减少其中的空隙及接缝，且多晶硅接触的侧壁为直的。

本发明关于一种半导体结构及其制造方法。半导体结构包含基板、位元线、位元线电容、晶体管及金属线。基板具有存储器区域及周边区域。位元线位于基板的存储器区域上方。位元线电容位于位元线上方且连接位元线。晶体管位于基板的周边区域上方。金属线位于晶体管上方。位元线的顶面高于金属线的底面。介电层位于金属线上方且接触金属线。介电层与位元线电容由相同的材料制成。本发明的方法可同时形成第一金属线与位元线，以提升半导体结构布局布线的灵活性。由于第一金属线能够与栅极结构及其相关的互连结构进行电性连接，因此可实现更灵活的布局布线设计。