华为技术有限公司

本申请提供了一种壳体和电子设备。壳体包括外层、内层和连接在外层和内层之间的连接层，外层、连接层及内层为一体成型的结构件；外层采用陶瓷材料，外层背离内层的表面构成壳体的外观面，壳体的外周侧面是连续的且由陶瓷材料构成；内层采用金属材料，连接层包括陶瓷材料和金属材料；陶瓷材料的硬度大于金属材料的硬度，陶瓷材料的介电常数大于或等于20，介电损耗因数小于或等于0.02。上述壳体可具有高精致度的外观和优异的抗划伤性能、整体结构稳定性高，可使得电子设备兼顾美观性和可靠性。

本申请的实施例提供了一散热模组及电子设备，涉及电子技术领域，提高散热模组的散热效果。该散热模组包括：本体、散热组件和第一隔板。其中，本体内设置有风道，本体上设置有第一风口和第二风口，第一风口和第二风口位于风道的两端。散热组件设置于风道内。第一隔板设置于风道内，且位于散热组件和第一风口之间，第一隔板与本体围成第一风腔，第一风口连通于第一风腔，第一隔板上设置有多个第一风孔，第一风孔的面积小于第一风口的面积。

本申请提供一种存储芯片及其制备方法、存储器、电子设备，涉及存储领域，提升抗微扰性能的同时，维持较低的整体操作电压。该存储芯片包括衬底、设置于衬底上的第一堆叠结构和存储单元，存储单元包括电容器和选择器。第一堆叠结构包括层叠设置的第一间隔层和第二间隔层，第一堆叠结构中开设有镂空部。电容器包括第一电极、铁电层、第二电极；第一电极位于第一间隔层与第二间隔层之间，且呈开口朝向镂空部的第一凹槽；第二电极填充在镂空部和第一凹槽中；铁电层位于第一电极与第二电极之间，第一电极和铁电层环绕第二电极一周。选择器包括第三电极和介质层；在镂空部的一侧，介质层与第一电极相接触，第三电极设置于介质层背离镂空部的一侧。

本申请公开了一种三维铁电存储器、半导体封装结构及电子设备，铁电存储技术领域，通过将多个铁电存储单元在第一方向上堆叠设置，通过堆叠铁电存储单元，提升存储容量和存储密度。通过设置复位晶体管，并将位线和板线通过复位晶体管连接，使存储结构中的铁电存储单元和复位晶体管形成梯式架构。在复位晶体管关断且选通晶体管的导通时，结合位线和板线上的电位切换，进行读写操作。在复位晶体管导通且选通晶体管导通时，铁电电容的第一电极和第二电极短接，可以将因位线和板线电位切换带来的干扰而流入铁电电容的第一电极的电荷进行释放，以减少对铁电材料的极化状态的不利影响，提高铁电电容中存储数据的稳定性。

本申请实施例提供一种电容器及其制备方法、集成电路、电子设备，涉及半导体技术领域，用于减小电容器的接触电阻。电容器包括层叠设置多层金属层和多层介质层。多层金属层包括第一金属层、第二金属层以及第三金属层。多层介质层包括位于第一金属层和第二金属层之间的第一介质层以及位于第二金属层和第三金属层之间的第二介质层。电容器还包括导通柱，导通柱包括贯穿第一金属层和第三金属层的第一导通柱以及贯穿第二金属层的第二导通柱。其中，至少一个金属层具有凸部，且导通柱至少部分侧面与凸部邻接。

本申请提供一种芯片及其制作方法、电子设备，涉及半导体技术领域，能够在提高MIM电容容值的基础上，降低工艺难度和可靠性风险芯片。该芯片中可以包括依次堆叠设置在基板上的第一MIM结构、第一介质层、第二MIM结构。第一MIM结构中和第二MIM结构中均包括依次交替设置的多层极板和多层中间介质层。第一介质层与中间介质层的厚度比大于或等于5。第一金属过孔和第二金属过孔均贯穿第一MIM结构和第二MIM结构，且第一MIM结构和，第二MIM结构中任意相邻设置的两个极板分别与第一金属过孔和第二金属过孔电连接。通过将第二MIM结构设置在厚度较大的第一介质层上，能够向第二MIM结构提供一个较为平整的基底，从而能够降低工艺难度，提高MIM电容的容值密度。

本申请一实施方式提供一种封装器件及其制备方法、集成电路及电子设备，涉及半导体技术领域。封装器件包括重布线层、多个芯片及封装层。多个芯片设于重布线层并层叠设置，每相邻的两个芯片之间通过晶片黏结薄膜粘接于一起，每相邻的两个芯片之间还设有位于晶片黏结薄膜内的第一导热块，第一导热块的至少部分表面由晶片黏结薄膜覆盖。第一导热块用于散热，第一导热块与最相邻的两个芯片之间无信号传输。多个芯片包括第一芯片与多个第二芯片，第一芯片设置在重布线层，多个第二芯片设置在第一芯片背离重布线层的一侧，多个第二芯片中的每个与重布线层通过键合线连接。封装层封装第一芯片、晶片黏结薄膜及多个第二芯片。

本申请涉及半导体制造技术领域，尤其涉及一种封装模组、其制备方法、基站及电子设备。封装模组包括基板、封装件、芯片、第一电连接件和导电层，封装件与基板连接形成空腔，封装件设置有布线层，布线层位于空腔的上方，芯片设置于空腔。第一电连接件直立设置于芯片上，第一电连接件能够电连接芯片与布线层。导电层设置于封装件背离第一电连接件的一侧，导电层包括信号传输焊垫，芯片通过第一电连接件和布线层与信号传输焊垫电连接。本申请通过封装件与基板的配合，使封装模组内部为空腔结构，使得芯片和第一电连接件位于空腔中，从而使得封装模组具有较好的射频性能，减小芯片和第一电连接件信号传输的损耗，满足大功率的芯片的高射频性能需要。

本申请实施例提供了一种芯片、设备以及制备方法，其能够有效的提升芯片的制备效率，并提升芯片的制备精度。该芯片包括衬底和功能模块。所述功能模块位于所述衬底上方，所述功能模块被塑封材料包裹成塑封结构，所述塑封结构在垂直方向上依次包括下部，中部和上部，所述功能模块位于所述中部，所述中部的侧壁表面粗糙度分别小于所述下部和所述上部的侧壁表面粗糙度。

本申请提供了一种埋嵌封装结构及其制备方法、电源模块、电子组件及电子设备。该埋嵌封装结构包括电子器件、金属块、框架基板、第一基板和第二基板。框架基板设置于第一基板和第二基板之间，上述框架基板设置有贯穿框架基板的第一容纳腔，电子器件埋嵌于第一容纳腔中。框架基板还设置有贯穿框架基板的第二容纳腔，金属块至少部分埋嵌于第二容纳腔中。金属块的一端与第一基板电连接，另一端与第二基板电连接，利用金属块实现第一基板和第二基板的电连接。该金属块的尺寸可以根据实际需求进行设置，可使得金属块的横截面积较大，有利于提升埋嵌封装结构的通流能力。金属块还可以作为较好的导热结构，进而提升埋嵌封装构的散热能力。

一种用于处理在设备（150）上执行的计算图的装置（100），所述设备包括可访问内存（155）的多个处理元件（151、152、153、154），所述装置包括处理器（101），所述处理器用于：接收（1001）关于所述元件的信息，每个元件与任务类型相关联；接收（1002）指示所述内存大小的信息；接收（1003）图，所述图具有与可执行任务对应的节点以及指示优先约束的弧，所述可执行任务与类型对应并且受限于在与其类型相关联的元件中执行；接收（1004）原始任务全序，每个原始任务全序与一个元件对应并且遵守优先约束；确定（1005）新任务全序，每个新任务全序与一个元件对应并且遵守优先约束，使得执行所述图的内存使用峰值不超过内存大小。这可以对给定任务排序进行最小程度的调整，从而避免内存不足的问题。

公开了用于渲染3D物体的方法和处理器。所述方法包括：获取多相机图像输入，所述多相机图像输入包括由第一相机生成的所述3D物体的第一图像帧和由第二相机生成的所述3D物体的第二图像帧；获取初始3D高斯泼溅（3D Gaussian Splatting，3DGS）模型，所述3DGS模型具有多个初始参数，所述多个初始参数包括初始逐帧GS参数和初始逐相机GS参数；通过基于所述多相机图像输入调整以下各项中的至少一项来生成调整后的3DGS模型：所述初始逐帧GS参数；所述初始逐相机GS参数；通过所述调整后的3DGS模型，生成3DGS输出；使用所述3DGS输出来渲染所述3D物体的2D图像。

本申请实施例提供了一种通信方法和一种通信装置。所述方法包括：用户设备（UE）获取第一时频资源和第二时频资源，其中所述第一时频资源被指定用于发送第一上行信号，所述第二时频资源被指定用于发送第二上行信号，所述第一时频资源与所述第二时频资源至少部分重叠。此外，所述UE在第一传输层的所述第一时频资源上发送所述第一上行信号，并在所述第一传输层和第二传输层中的一个或两个上发送所述第二上行信号。根据所述方法和对应的装置，可以利用更多的时频资源来发送和/或接收所述上行信号。与单层上行信号传输相比，这可以更容易地解决所述上行信号传输间的冲突，从而提升多个上行信号传输的鲁棒性和可靠性。