爱思开海力士有限公司

本公开提供一种存储器系统、数据处理系统及操作数据处理系统的方法。存储器系统包括：存储器，包括多个存储块；以及存储器控制器。存储器控制器可以被配置为：当从主机传输的命令之中的第一命令被输入时，以规律的时间间隔执行时间检查；扫描命令之中未完成的命令的命令表；扫描命令之中未完成的命令的命令表，生成第一快照数据；以及扫描命令之中未完成的命令的命令表，生成第二快照数据，并进入无法处理命令的状态。

一种电子装置包括：存储器装置，被配置成存储数据；第一接口，被配置成经由第一路径向主机传送数据以及从主机接收数据；第二接口，被配置成经由第二路径从主机接收恢复数据；以及启动模块，被配置成执行启动操作，响应于启动操作失败，基于恢复数据对电子装置进行分析操作，以生成分析结果数据，并且基于恢复数据对电子装置执行恢复操作。

本公开涉及具有扩展地址空间的存储器内处理系统。一种存储器内处理(PIM)系统包括：存储器管理单元，其被配置为将虚拟地址转化为物理地址，并输出物理地址；存储器控制器，其被配置为基于从存储器管理单元接收的物理地址，输出第一物理地址空间中的第一物理地址或者第二物理地址空间中的第二物理地址；以及PIM设备，其被配置为当从存储器控制器接收到第一物理地址时执行存储操作，以及当从存储器控制器接收到第二物理地址时执行计算操作。

本公开涉及计算设备、计算系统和计算系统的操作方法。人工智能推理计算架构将使用跨多个用户会话重复使用的共享键值缓存的注意力处理与使用用户特定键值缓存的注意力处理分开，从而提高使用人工智能模型执行推理的计算系统的吞吐量和资源利用率。

本申请涉及一种存储器装置及存储器装置的编程方法。存储器装置包括多个存储器单元和外围电路。多个存储器单元连接到多条字线。外围电路在编程时段期间对连接到多条字线之中的选择字线的目标存储器单元执行编程操作，在编程时段之后的第一中间时段期间将第一中间电压施加到多条字线，在第一中间时段之后的第二中间时段期间将第一中间电压施加到多条字线之中的选择字线和第一未选择字线并将第二中间电压施加到多条字线之中的第二未选择字线，并且在第二中间时段之后的验证时段期间对目标存储器单元执行验证操作。

本公开涉及包括字线结构的半导体器件。一种半导体器件，包括：位线，其被配置为在第一方向上延伸；字线结构，其被配置为在第二方向上延伸；有源区，其一侧与位线接触并被配置为在第三方向上延伸；以及背栅，其被配置为平行于字线结构延伸。字线结构包括：下字线，其平行于背栅延伸；上字线，其在第三方向上与下字线间隔开；以及垂直连接部，其在第三方向上延伸并与下字线与上字线都接触。

一种半导体器件，包括通过键合层相互键合的第一半导体结构和第二半导体结构。第一半导体结构包括：电容器，其包括板电极；沟道结构，其设置在电容器上；位线，其设置在沟道结构上；第一上布线层，其设置在位线上；第一布线层，其位于第一上布线层与板电极所在的层之间；以及下接触件，其连接板电极和第一布线层。

本申请涉及半导体存储器装置和该半导体存储器装置的制造方法。一种半导体存储器装置包括：绝缘层；栅极层叠物，其位于绝缘层上方；以及半导体柱，其在层叠方向上延伸，并且包括延伸穿过第一绝缘层的第一区段和延伸穿过栅极层叠物的第二区段。半导体柱的第一区段和第二区段中的每一个包括形成第一侧壁的第一沟道部分、形成第二侧壁并与第一沟道部分间隔开的第二沟道部分，并且半导体柱的第一区段还包括在半导体柱的第一区段中联接第一沟道部分和第二沟道部分的连接部分。

一种氧化物半导体器件可包含有源区、栅极、源电极和漏电极、以及退化图案。有源区可包含氧化物半导体材料。栅极可设置在有源区中。源电极和漏电极可包含金属材料。源电极可布置在栅极的一侧，并且漏电极可布置在栅极的另一侧。至少一个退化图案可介于有源区与源电极之间，或介于有源区与漏电极之间，或两者皆有，退化图案包含富含金属的氧化物。

本申请涉及一种图像感测装置。根据本说明书的一个实施方式的图像感测装置包括：多个有源像素，所述多个有源像素中的每一个有源像素包括多个子有源像素；遮光像素，所述遮光像素设置在所述多个有源像素之间并且包括至少一个子遮光像素；以及浮置扩散区域，所述浮置扩散区域由所述子遮光像素和所述多个子有源像素中的至少一个子有源像素共用。

公开了图像感测装置。在实施方式中，一种图像感测装置包括单位像素和像素隔离物。单位像素包括在基板中彼此间隔开的第一光电转换区域和第二光电转换区域，基板包括被配置为接收入射光的第一表面以及面向第一表面或与第一表面相对的第二表面。像素隔离物设置在从第二表面凹陷到基板中的沟槽中，并且包括具有第一宽度的第一绝缘区域以及具有不同于第一宽度的第二宽度并设置在第一光电转换区域和第二光电转换区域之间的第二绝缘区域。

本公开涉及半导体器件及其可分割性监控方法。一种半导体器件包括：衬底，其包括芯片区和在芯片区之外且与芯片区相邻的保护环区；摆渡测试焊盘，其跨保护环区和与保护环区连续地定位的划道区而设置；单元测试焊盘，其被设置在保护环区中且定位于摆渡测试焊盘上；以及划道测试焊盘，其被设置在划道区中且被位于摆渡测试焊盘上。

本申请涉及包括基板的半导体芯片和半导体封装。一种半导体芯片包括具有第一热膨胀系数的第一基板。电路结构设置在第一基板上。第二基板设置在电路结构上。第二基板具有在第一热膨胀系数的0.8倍至1.2倍的范围内的第二热膨胀系数。

本申请涉及形成半导体封装件的方法以及半导体封装件。形成半导体封装件的方法包括以下步骤：形成包括基底芯片、硅层以及在基底芯片和硅层之间的粘合层的载体芯片。核心芯片层叠在包括顶部芯片的晶圆上。载体芯片层叠在核心芯片上。包封层形成在晶圆上以覆盖核心芯片和载体芯片。去除硅层和粘合层。切割包封层和晶圆。

本公开涉及算术电路及包括其的存储器。一种算术电路，包括：算术矩阵，其包括多个算术单元，每个算术单元被配置为接收X输入的多个比特位中的一个比特位和Y输入的多个比特位中的一个比特位，并被配置为对接收到的比特位执行算术运算；以及加法器阵列，其被配置为通过将算术矩阵的运算结果相加来生成结果值。多个算术单元中的第一组通过对其自身的输入值执行与运算来输出与运算的结果。多个算术单元中的第二组通过在高精度运算模式和低精度运算模式下执行不同的算术运算来输出不同的算术运算的结果。

本公开涉及包括扩展架构的存内处理系统。一种存内处理（PIM）系统包括多个PIM装置，以及配置为控制多个PIM装置的PIM中心系统。该PIM中心系统包括：指令解码器与定序器，其配置为接收宏指令并基于宏指令生成和输出多个微指令；多播互连，其配置为基于多个微指令输出一个或更多个亚微指令集；以及多个PIM控制器，每个PIM控制器经由多个通道耦接到多个PIM装置，多个PIM控制器配置为基于一个或更多个亚微指令集生成并输出一个或更多个PIM命令集。

本公开涉及用于大型语言模型的解耦式推理系统。一种解耦式推理系统，包括：至少一个第一处理单元，其具有计算受限特性；以及多个第二处理单元，其具有存储器受限特性。至少一个第一处理单元被配置为执行语言模型推理过程的提示阶段，以及多个第二处理单元被配置为执行语言模型推理过程的响应阶段。

本发明涉及一种存储器装置，包括：开关单元和控制元件，开关单元被配置为确定是否传输电平至少为电源电压的三倍或更高的高电平电压，控制元件被配置为生成在第一电压电平和第二电压电平之间转换的第一控制信号，以控制开关单元；第一电压电平与电源电压的电平相等，第二电压电平大于0V且小于高电平电压电平的10%。

本公开涉及具有交叉点结构的半导体器件。一种半导体器件包括：局部X开关块；第一辅助X开关块，其与局部X开关块在第一方向上对齐并重叠，设置在第一行；多个第一单元区域，其沿第一方向彼此对齐，设置在第一行并且位于局部X开关块与第一辅助X开关块之间；以及第一X线，其从局部X开关块延伸，以沿第一方向穿过多个第一单元区域。局部X开关块包括沿第二方向彼此对齐的多个局部X开关，该第二方向垂直于第一方向。第一辅助X开关块包括第一辅助X开关。第一X线包括：第一外X线，其与第一辅助X开关和多个局部X开关中的第一个局部X开关电连接；以及第一内X线。

本公开涉及位线感测放大器及使用其的存储装置。存储装置包括位线感测放大器。位线感测放大器包括输入电路、锁存电路和隔离开关电路。输入电路被配置为基于第一位线和第二位线的电压电平而改变第一节点和第二节点的电压电平。锁存电路被配置为基于第二节点和第一节点的电压电平而分别改变第一节点和第二节点的电压电平。隔离开关电路被配置为基于第一隔离开关信号而将第一位线耦接到第二节点，并基于第二隔离开关信号而将第二位线耦接到第一节点。